Introduzione
Tang Primer 20K core board utilizza GW2A -LV18PG-256C8l7 progettato da GOWIN Semiconductor come themain chip, contiene ricche risorse interne, come DSP ad alta velocità, interfaccia LvD e risorse di memoria BSRAM. Componenti periferici a bordo come chip DDR e chip di alimentazione helpusers utilizzare questa scheda core per sviluppare e verificare rapidamente yprogetti. Queste caratteristiche rendono il coreboard Primer 20K adatto per situazioni ad alta velocità e a basso costo.
PARAMETRI HARDWARE
Unità logica(LUT4): 20,736
Infradito (FF): 15,552
Shadow SRAM B-SRAM:41,472
Blocco SRAM S-SRAM: 828K
Numero di B-SRAM: 46
DSP ad alte prestazioni
-Supporto 9x9,18x18,36x36bits
-Moltiplicatore e accumulatore 54bits
18x 18 moltiplicatore: 48
SPI FLASH: 32M-bit
PLLS: 4.
Interfaccia di visualizzazione: connettore di interfaccia dello schermo di SPL
lO:
-Supporto 4mA、8mA、16mA、24mAand altre capacità di guida
-lndependent bus custode, pull-up/pull-down resistore e open drain outputoptions sono supportati per ogni l/o
connettore: slot per schede TF, connettore schermo Spi 8P 1,0 mm lo pad (TAG interfaccia lead out)
DRAM: chip DDR3 integrato da 128 MB
USO DEL PRODOTTO
FPGA
-Lingua: verilog HDL/VHDL
-Introduzione: gli utenti utilizzano il linguaggio di descrizione hardware per progettare circuiti logici
-Utenti di destinazione: principiante, sviluppatore FPGA
MCU
-Lingua: C/C ++
-Introduzione: gli utenti possono masterizzare il file bitstream di codice hardware di PicoRV/Litex a GwW2A, e quindi utilizzare Gw2A come mcu comune. il lt può eseguire il codice RISC-v, condotta gli esperimenti soft core RISC-v
-Utenti di destinazione: Sviluppatore RISC-v, Ingegnere Embedded
FPGA+MCU
-Lingua: verilog HDL/VHDL, C/C ++
-Introduzione: gli utenti usano verilog per progettare funzioni hardware personalizzate sulla base del nucleo lP PicoRV/Litex e al momento usano il linguaggio c per scrivere codice in esecuzione onPicoRV/Litex core
-Utenti di destinazione: ingegnere senior
